

دانشگاه صنعتی شریف
دانشکده مهندسی کامپیوتر

گزارش آزمایش دوم

طراحی سامانه کنترل تردد اتاق انتظار

نام درس

آزمایشگاه طراحی سیستم های دیجیتال

نیم سال تابستان ۱۴۰۵

استاد

دکتر اجلالی

گروه ۲

علی سلطانی - ۴۰۳۱۰۶۰۹۲

یگانه کربلایی - ۴۰۳۱۰۶۵۲۷

محمد مهدی مرادی - ۴۰۳۱۰۶۶۸۱

فهرست مطالب

۱	مقدمه	۲
۲	شرح آزمایش	۲
۳	ساختار مدار	۲
۱.۳	شمارنده بالا پایین همگام	۲
۲.۳	مدار تشخیص ظرفیت اتاق	۳
۳.۳	تولید سیگنال‌های کنترلی درها	۳
۴.۳	تولید سیگنال‌های فرمان شمارنده	۳
۴	شبیه‌سازی و آزمون مدار	۴
۱.۴	سناریو ۱: ریست کردن سیستم	۴
۲.۴	سناریو ۲: ورود یک نفر در زمان مجاز	۵
۳.۴	سناریو ۳: خروج یک فرد	۶
۴.۴	سناریو ۴: ورود و خروج هم‌زمان	۷
۵.۴	سناریو ۵: تلاش برای ورود در زمان غیرمجاز	۷
۶.۴	سناریو ۶: پر کردن ظرفیت اتاق تا ۱۵ نفر	۷
۷.۴	سناریو ۷: تلاش برای ورود در زمان پر بودن اتاق	۸
۵	بسامد کاری مدار	۸

۱ مقدمه

هدف از انجام این آزمایش، طراحی یک مدار ترتیبی با استفاده از امکانات طرح‌واره^۱ در نرم‌افزار کوآرتوس^۲ است که بتواند فرآیند ورود و خروج افراد در یک اتاق انتظار را مدیریت کند. مدارهای ترتیبی به دلیل داشتن عناصر حافظه‌دار مانند فلیپ‌فلاپ‌ها، وضعیت فعلی سیستم را حفظ کرده و بر اساس تاریخچه قبلی خروجی می‌دهند.

۲ شرح آزمایش

در این سیستم، یک اتاق انتظار با ظرفیت ۱۵ نفر مدل‌سازی شده است. در کنار درهای ورود و خروج، حسگرهایی نصب شده‌اند که با عبور شخص پالس‌های IN و OUT تولید می‌کنند. مدار باید بر اساس شرایط زیر درها را باز و بسته کند:

- **در ورودی:** مدار زمانی فرمان باز شدن در یعنی یک شدن سیگنال Open را صادر می‌کند که دکمه Ent فشرده شود، زمان ورود مجاز باشد ($T = 1$) و اتاق ظرفیت داشته باشد. در ورودی باید تا زمان عبور شخص باز بماند.
- **در خروجی:** در خروجی یا همان سیگنال Close همواره باز است و افراد می‌توانند خارج شوند. تنها استثنا زمانی است که اتاق کاملاً خالی شود؛ در این حالت مدار در را می‌بندد، به این معنی که سیگنال Close برابر با ۱ می‌شود.

۳ ساختار مدار

مدار به سه بخش شمارنده، مدار تشخیص ظرفیت و مدارهای کنترلی تقسیم می‌شود که منطق هر کدام در ادامه بررسی شده است.

۱.۳ شمارنده بالا پایین همگام

برای رهگیری تعداد افراد حاضر در اتاق، از یک شمارنده ۴ بیتی همگام^۳ استفاده کردیم. از آنجا که ظرفیت ۱۵ نفر است، ۴ بیت خروجی (Q_0 تا Q_3) کافی است. این شمارنده با ۴ فلیپ‌فلاپ نوع T ساخته شده است. برای کنترل پایه‌های T از منطق زنجیره‌ای نقلی^۴ استفاده کردیم. قوانین کار به این شکل است:

- در شمارش صعودی ($U = 1$)، هر بیت زمانی تغییر وضعیت^۵ می‌دهد که تمام بیت‌های کم‌ارزش‌تر از آن ۱ باشند.
- در شمارش نزولی ($U = 0$)، هر بیت زمانی تغییر وضعیت می‌دهد که تمام بیت‌های کم‌ارزش‌تر از آن ۰ باشند.

همچنین با توجه به اینکه در معادلات پایه‌های T عبارت‌های مشترکی وجود دارد، می‌توان از خروجی گیت‌های مراحل قبل مجدداً استفاده کرد. این اشتراک‌گذاری منطق باعث ساده‌سازی سیم‌کشی‌ها و کاهش تعداد گیت‌های مورد نیاز مدار می‌شود. با اعمال سیگنال فعال‌ساز اصلی Enable معادلات پایه‌های T برای هر ۴ فلیپ‌فلاپ به شکل زیر استخراج و در شماتیک پیاده‌سازی شدند:

$$T_0 = Enable$$

$$T_1 = Enable \cdot (U \cdot Q_0 + U' \cdot Q'_0)$$

$$T_2 = Enable \cdot (U \cdot Q_0 \cdot Q_1 + U' \cdot Q'_0 \cdot Q'_1)$$

$$T_3 = Enable \cdot (U \cdot Q_0 \cdot Q_1 \cdot Q_2 + U' \cdot Q'_0 \cdot Q'_1 \cdot Q'_2)$$


^۱Schematic

^۲Quartus

^۳Counter Up/Down Synchronous

^۴Propagation Carry

^۵Toggle



شکل ۱: مدار داخلی شمارنده ۴ بیتی با فلیپ‌فلاپ‌های T و منطق نقلی

۲.۳ مدار تشخیص ظرفیت اتاق

مدارهای کنترلی برای باز و بسته کردن درها به دانستن وضعیت دقیق اتاق نیاز دارند. برای این کار دو خروجی ترکیبی از روی پایه‌های شمارنده ایجاد کردیم:

- **سیگنال Close (تشخیص خالی بودن):** درب خروجی تنها زمانی بسته می‌شود که هیچ کس در اتاق نباشد (0000). این شرط با یک گیت NOR چهار ورودی پیاده‌سازی شد:

$$Close = (Q_3 + Q_2 + Q_1 + Q_0)'$$

- **سیگنال پر نبودن اتاق:** عدد ۱۵ در مبنای دودویی برابر با 1111 است. برای اینکه سیگنالی داشته باشیم که در تمام حالت‌ها جز ۱۵ نفر روشن باشد، از یک گیت NAND چهار ورودی استفاده کردیم:

$$Not_Filled = (Q_3 \cdot Q_2 \cdot Q_1 \cdot Q_0)'$$

۳.۳ تولید سیگنال‌های کنترلی درها

برای باز نگه داشتن در ورودی، گیت‌های ترکیبی ساده به تنهایی جوابگو نیستند؛ چون دکمه Ent فقط برای یک لحظه فشرده می‌شود و اگر حافظه‌ای در کار نباشد، در فوراً بسته می‌شود. به همین دلیل از یک فلیپ‌فلاپ JK برای نگه داشتن وضعیت در ورودی استفاده کردیم.

پایه J به شرط باز شدن در متصل است و پایه K وظیفه بستن در بعد از عبور شخص را دارد. خروجی این فلیپ‌فلاپ مستقیماً به پایه Open متصل می‌شود.

$$J = Ent \cdot T \cdot Not_Filled$$


$$K = IN$$

$$Open = Q_{JK}$$

۴.۳ تولید سیگنال‌های فرمان شمارنده

شمارنده برای کار کردن به دو سیگنال Enable و U نیاز دارد. برای مدیریت شرایطی که یک نفر وارد و هم‌زمان نفر دیگری خارج می‌شود، از یک گیت XOR استفاده کردیم. این گیت تضمین می‌کند که شمارنده فقط زمانی فعال شود که یا ورودی خالص داشته باشیم، یا خروجی خالص.


$$Enable = (IN \cdot Not_Filled) \oplus (OUT \cdot Close')$$

$$U = IN$$


۴ شبیه‌سازی و آزمون مدار

۱.۴ سناریو ۱: رست کردن سیستم


ModelSim[®]
Testbench[✓]



شکل ۳: شکل موج مقداردهی اولیه و ریست مدار

۲.۴ سناریو ۲: ورود یک نفر در زمان مجاز


دکمه Ent در حالت $T = 1$ فشرده شد. مدار در ورودی را باز کرد ($Open = 1$). با پالس IN، شمارنده یک واحد بالا رفت (۰۰۰۱) و چون اتاق دیگر خالی نبود، در خروجی باز شد ($Close = 0$).



شکل ۴: شکل موج ورود اولین شخص به اتاق

۳.۴ سناریو ۳: خروج یک فرد


در حالی که یک نفر در اتاق بود، سیگنال OUT پالس خورد. شمارنده به ۰۰۰۰ بازگشت و بلافاصله سیگنال Close یک شد که نشان دهنده عملکرد صحیح گیت NOR است.



شکل ۵: شکل موج خروج شخص و بسته شدن در خروجی

۴.۴ سناریو ۴: ورود و خروج همزمان


سیگنال‌های IN و OUT دقیقاً در یک لبه ساعت فعال شدند. همان‌طور که انتظار می‌رفت، خروجی گیت XOR صفر شد و مقدار شمارنده کاملاً ثابت ماند.



شکل ۶: شکل موج کنترل رویداد همزمانی در مدار

۵.۴ سناریو ۵: تلاش برای ورود در زمان غیرمجاز


دکمه Ent فشرده شد اما سیگنال T صفر بود. پایه J فلیپ‌فلاپ کنترلی فعال نشد و در نتیجه سیگنال Open روی صفر باقی ماند.



شکل ۷: شکل موج نادیده گرفتن درخواست ورود در ساعت نامجاز

۶.۴ سناریو ۶: پر کردن ظرفیت اتاق تا ۱۵ نفر


۱۵ پالس ورود پیاپی به مدار اعمال شد. خروجی شمارنده به ترتیب تا ۱۱۱۱ افزایش یافت و در خروجی همچنان باز (۰) باقی ماند.



شکل ۸: شکل موج ورود پیاپی افراد و ثبت ظرفیت در شمارنده

۷.۴ سناریو ۷: تلاش برای ورود در زمان پر بودن اتاق

در حالی که شمارنده روی ۱۱۱۱ بود، مجدداً دکمه Ent در زمان مجاز ($T = 1$) فشرده شد. به دلیل صفر شدن خروجی مدار ظرفیت، در ورودی به هیچ وجه باز نشد که نشان‌دهنده موفقیت مدار کنترل ظرفیت است.



شکل ۹: شکل موج قفل شدن در ورودی در صورت تکمیل ظرفیت

۵ بسامد کاری مدار

پس از اتمام طراحی در کوآرتوس، حداکثر سرعت کلاک مدار بررسی شد. با استفاده از ابزار تحلیل‌گر زمان‌بندی^۸ نرم‌افزار، گزارش فرکانس بیشینه^۹ استخراج گردید.

Fmax Summary				
	Fmax	Restricted Fmax	Clock Name	Note
1	431.59 MHz	250.0 MHz	Clk	limit due to minimum period restriction (max I/O toggle rate)

شکل ۱۰: گزارش بسامد کاری مدار استخراج شده از نرم‌افزار کوآرتوس